Sigma-Delta ADC是一种目前使用最为普遍的高精度ADC结构，在精度达到20位以上的场合，Sigma-Delta是必选的结构。通过采用过采样、噪声整形以及数字滤波技术，降低对模拟电路的设计要求，实现了其他类型的ADC无法达到的高精度和低功耗。通常情形下，各种类型ADC的精度与速度关系如图1所示。

作为Sigma-Delta Modulator的设计流程，这个有点流水操作员的意思。当然，标准化的东西，并不代表它就很容易做出来，想来一个卤肥肠，东西南北做出来的玩意还不一样呢？更何况油盐酱醋的控制还要讲究个一丢丢的精度。所以，每个东西，从原理和制程上，相对而言，比较容易讲解，可要是实际操作，可就没那么容易了。比如，一个采样开关，我们在原理图上，它就一理想小开关，可是实际电路和版图呢？你要考虑采样的信号频率和方式来决定是否采用自举（这里先搁置不写了，哪天有空，写个采样开关的全知识，解释下什么情况下要用到自举开关）；你要考虑下极板采样时分到的线性电荷；你要考虑到导通电阻；你要考虑到什么类型的开关（N\P\TG）等等。所以，我们在这里写写文字，吹吹水，那是没有什么问题的。但是，落到实处，每一个小细节，可都要面面俱到噢。

(资料图)

下面这张图，是之前看李福乐老师PPT上的，我结合着《Understanding Delta-Sigma Data Converter》的书，简单复现了一下，大家仅供参考。而今天的内容呢？就是要讲到“由噪声指标设计电容值”这一个环节。希望对大家的知识面和设计经验上有所帮助吧！

一般而言，如果我们在设计过程中，对功耗和速度没有那么的严格要求的话，采用第一级积分器中kT/C噪声来计算采样电容值即可。当然，大家也可以想象的到，这是最为保守的一种方式（后面会讲到，其实第一级KT/C的噪声虽然占比很大，但是也不至于100%），即裕量是相当充足的。

上面图2，即是在进行SDM设计中，常常使用设计需求SNR下的噪声与热噪声的KT/C等效模型（大家如果嫌麻烦，就把上面公式放在Matlab中，以后每次设计，直接调用即可）。请大家一定要注意，系数4。因为不同的架构，比如单端输入、双端输入或是双采样结构等等，这个系数是有变化的。下面图3，是我们在前面文章中提到的时间交叠下的双采样结构Sigma-Delta ADC下同时采用时间交叠与双采样技术的原理总结（鱼与熊掌能够兼得？）在这里体现的缺点是什么。

那么，作为“我的地盘听我的”的ADC专栏写手，如果我们只是平平淡淡地讲一个大家都常用的模型，那岂不是浪费大家时间，多没有意思呀！其实，今天的主角，马上就要登场了。我们暂且命名为“精细噪声分配模型下采样电容”。我们在前面的几篇文章也多次谈到了粗估算（Coarse）与精计算（Fine）。

精细噪声分配模型（Explicit Noise Budget Model for Fine Calculation on Sampling Capacitors）

当设计一个SD ADC，所有噪声源的占比折中较为重要。一种性价比高的方式是将各个噪声源进行等比的缩放。比如，量化噪声功率占比90%的总噪声，电容的大小则要为了剩下的10%kT/C而设计的非常大，导致了大的芯片面积与高功耗。而且，大的量化噪声也是设计中需要避免的。

通常，对于OSR>>1，第一级积分器中热噪声是主要考虑对象，剩下的噪声源PSD会被第一级积分器的增益而降低，所以它们的贡献即可忽略（这是前面粗模型应用的一个先决条件）。但是如果要是OSR（宽带宽）很低的应用化，第一级积分器的增益较低，从而有可能不能有效的降低其他噪声源（此时应当采用精细模型。当然，什么时候做精细模型，都是不为过的，前提是你有大量的人力和精力，以及老板想要的详细程度）。

下面我们来举个例子，借用下（参考）Jos´e Barreiro da Silva的《High-Performance Delta-Sigma Analog-to-Digital Converters》文章中P74的图6（见下图5）.

此时，在等效噪声源的图示上，我们看到了三个噪声源，包括了两个输入噪声源12和一个输出噪声源3（在电路中可使用一个前馈求和器来实现）。我们根据热噪声的定义，将三种噪声源的公式写出来。

结合这些噪声源的增益响应（这里是需要我们在前期设计过程中的传递函数的，也是大家在数学分析过程中一再强调的噪声传递函数Noise Transfer Function，NTF），即第一级、第二级以及（前馈求和）输出级的噪声传递函数NTF1\NTF2\NTF3。

其实，我们可以认为每个源都产生了采样的白噪声，所以PSD等于平方均值除以fs/2。

至此，将上述图7的公式代入到Matlab中，求出积分值（即图8中的）后，将Ntotal（即图2中的第一个公式）结合在一起，我们即可求得出采样电容来。当然，这个积分在Matlab中的运算，笔者采用了一个假设f/2 OSR =sin(f/ 2OSR) (这里是因为我们最后对频率采用了归一化的处理，且OSR值较大)。

最终，我们通过精细噪声分配模型的方式，得到了三个噪声源可以量化的占比。那么，为了给大家一个宏观的认知，比如以图8的积分值（即面积）为例，一般而言，其三个噪声的占比比例在什么个量级呢？

（答案：第一级的噪声一般是后一级的10^2-10^6， 因此也就说明了保守性模型，在大部分情况下，均是具备通适性的）

有一个笔者在做项目设计前期时，很困扰的一个问题，没有交代清楚。在笔者了解到粗计算后，求出第一级采样电容和积分后，仍然存在疑问的是：前馈的电容值和第二级以及Cascade MASH结构等的电容值，该如何确定下来。因为大家都知道，通过噪声分析后，得到的只是第一级的采样电容(虽然我们现在知道，这个求法是有依据性的)。通过传递函数，也就是积分器的闭环增益系数，即可得到积分电容。采用粗计算模型的两个弊端就在于，1）第二级积分器的采样电容则是根据建立时间没有第一级那么严格，一般采样电容容值选为第一级的1/4~1/2而打发掉了。2）前馈中的电容是如何确定的呢？前馈系数又不跟你的积分器中电容有任何比例关系，那岂不是无法确定这个前馈中的电容值。

那么现在就先来解答前馈电容的那个疑问。一般而言，该前馈电容应该选取为工艺最小电容值，因为该级的噪声将被推至高频处，且为了低功耗高速度的需求。所以，电容值应取值为尽量小（可选到工艺制程的最小电容值即可）。当然，这个是在有一个前馈电容作参考的基础上，比如对于一个二级Sigma-Delta Modulator(SDM)的话，它可以有三个前馈系数a1、a2和a3，即信号输入、第一级积分器和第二级积分器，那么可选定一个前馈电容为标准，然后通过Cf2=Cf1*(f2/f1)的方式来取值。如果碰巧三个系数相等，即取同一个值。通过选定一个前馈电容为标准（比如信号输入级前馈电容）的好处还在于，如果设计的SDM是MASH结构的话，其级联的结构中前馈，（前馈系数有可能与单环SDM不同）同样可以适用。另一个方式，其实就是笔者在那个精细噪声分配模型中计算的那样，其Vno3的精确计算，通过NTF3的积分即可直接求得出该前馈电容的各个精确值（其中Cf1即为输入信号的前馈电容，a1，a2，a3为前馈系数）。

Ref. Vishal Saxena, Boise State University，ECE615 Mixed-Signal IC Design；

关于第二级积分器的电容选择，除了上述工程应用的指导建议以外，在可精确量化上，同样在下面图 2中可知，第二级的带内噪声（In-band noise）是被整形（Shaping）的很厉害。当然，细心的读者应当注意到了，该示意图中强调的是带内噪声，即整形后通过低通滤波器后的噪声总量。这个带内噪声，一般从频谱示意图上，能推断出，其跟输入信号必然存在几个量级的差异（可类比所需设计的SNR或SQNR值）。该图中，直接就给出了一个电容值，这个值一般的90nm工艺下，电容的最小值都要比这个计算值大上几倍有余。因此，在笔者前文中的精确噪声计算模型中，每一级No. NTF函数下的噪声，可以在设计前期，进行一个过设计（Over-design），比如除了第一级以外，其他各级在0~pi的通带内噪声总量，从而确定每一级的采样电容与积分电容。这样的好处在于，可量化每一级的噪声同时，如果在产品测试的阶段或是Pre-layout的Transistor Level仿真的时候，可精确的计算指定带内（确定为输入信号内的多少个bins）的SQNR值。如果能确定每个bin的噪声量，读者有没有想，还没有更进一步的好处呢？提示一下，在确切的知道输入信号落在那个bin上，基本没优势以外，在测试阶段，可就很大可能改善测试结果（答案：指导窗函数的选择，以及可精确地分辨出不同窗函数带来的SQNR值的不同）。

这么看来，在精细噪声分配模型中，每个电容均可以量化。而粗估算模型，则只能在第一级采样电容计算下，利用工程经验的方式来进行后续的设计工作（这当然可以了，工程应用的本质即为实用主义）。

上面是写完几周前那个关于噪声文后的思考，关于这方面，如果仅从工程设计的角度而言，知道这些个内容，应该够用了（至少目前阶段，一些项目设计上得到了应用）。

正如颍川散人所说的那样，在实际设计当中，如果仅仅是考虑噪声，那是相当奢侈的一件事。因为做芯片设计，本身就是一个折中的过程。如果在噪声上考虑的裕量过多，那么留给别人的设计难度就增加了（除非你是甲方爸爸。哈哈！）。因此，在写完噪声确定SDM中的电容后，接下来想着把各级积分器中的设计指标是如何确定下来的流程给阐述一下的，比如放大器的DC增益、单位增益带宽、压摆、输出电压范围以及开关电阻阻值等等。但是，迫于时间过于有限，写这个东西，估计没个两三天的准备，坐在电脑面前写的话，估计也就泛泛而谈吧！另外，以后写东西，结合些简单的小demo示例一下，估计会给大家更有意义些。比如，精细噪声分配，给个设计目标，确定一个SDM架构，然后就套用精细噪声分配模型，实操一个流程，记忆会深刻点（如果没有计算积分的话，是不会知道那个积分过程中sinx的细节）。

本文转自知乎作者：谦益行，谢谢！

从基础到高级的ADC讲座，将涵盖高速ADC设计的原理、传统架构和最先进的设计。第一部分首先回顾了ADC的基本知识，包括采样、开关电容和量化理论。接下来，介绍了经典ADC架构的基础和设计实例，如闪存、SAR和流水线ADC。然后，本教程将对混合型ADC架构进行总体概述，这就结束了第一部分。在第二部分，首先描述了ADC的度量。然后，介绍混合或非混合架构的各种先进设计。该教程最后将以数字辅助解决技术结束。

>>>点击图片了解课程详情！

今天小编带来了：ISSCC2023套餐，里面有文章、PPT、Tutorial等，同学可以拿回去自己学习研究。

半导体人才招聘服务平台